Lille størrelse MIPI-interface LCD-skærm, hurtig respons, enkelt design

Med fremkomsten af ​​den globale 5G og AI intelligente æra er ydeevnen af ​​CPU-chips af hardwareprodukter blevet væsentligt forbedret, og kravene til LCD-skærmgrænseflader er også blevet øget. Efterspørgslen efter MIPI højhastighedstransmissionsgrænseflader er stigende. LCD-skærmene på MIPI-grænseflader har altid været 3,5 tommer eller mere. For skærme med høj opløsning er der ingen MIPI-grænsefladeprodukter på markedet til små skærme under 3,5-tommer LCD-skærme. Efter en lang periode med forskning og udvikling og øgede investeringer har vores virksomhed lanceret en række små MIPI-interface LCD-skærme, herunder 2,0-tommer MIPI-interface og 2,4-tommer MIPI-interface, 2,8-tommer MIPI-interface, 3,0-tommer MIPI interface, 3,2-tommer MIPI interface LCD Skærmen er lavet af IPS-materiale, som er meget overlegen i forhold til de færdiglavede LCD-skærme på markedet med hensyn til visningseffekt, betragtningsvinkel og dataoverførselshastighed, for at imødekomme behovene hos kunder for små MIPI-interface LCD-skærme. Disse to produkter er nu sammenlignelige med indenlandske og udenlandske kunder i masseproduktion levering.
MIPI er specielt skræddersyet til strømfølsomme applikationer, der bruger signalsvingninger med lav amplitude i højhastighedstilstand (dataoverførsel). Figur 2 sammenligner signalsvinget af MIPI med andre differentialteknikker.
Da MIPI bruger differentiel signaltransmission, skal designet være strengt designet i overensstemmelse med de generelle regler for differentielt design. Nøglen er at opnå differentiel impedanstilpasning. MIPI-protokollen foreskriver, at den differentielle impedansværdi for transmissionslinjen er 80-125 ohm.
MIPI er specielt skræddersyet til strømfølsomme applikationer, der bruger signalsvingninger med lav amplitude i højhastighedstilstand (dataoverførsel). Figur 2 sammenligner signalsvinget af MIPI med andre differentialteknikker.
Da MIPI bruger differentiel signaltransmission, skal designet være strengt designet i overensstemmelse med de generelle regler for differentielt design. Nøglen er at opnå differentiel impedanstilpasning. MIPI-protokollen foreskriver, at den differentielle impedansværdi for transmissionslinjen er 80-125 ohm.

Figur 2: Sammenligning af signalamplituder for flere populære differential-swing-teknikker

-------------------------------------------------- -------------------------------------------------- ------------

MIPI specificerer en differentiel klokkebane (bane) og en skalerbar databane fra 1 til 4, som kan justere datahastigheden i overensstemmelse med processorens og periferiudstyrs behov. Desuden angiver MIPI D-PHY-specifikationen kun datahastighedsområdet og angiver ikke en specifik driftshastighed. I en applikation bestemmes de tilgængelige databaner og datahastigheder af enhederne i begge ender af grænsefladen. Den i øjeblikket tilgængelige MIPI D-PHY IP-kerne kan dog give overførselshastigheder op til 1 Gbps pr. databane, hvilket uden tvivl betyder, at MIPI er velegnet til nuværende og fremtidige højtydende applikationer.
Der er en anden stor fordel ved at bruge MIPI som datagrænseflade. MIPI er velegnet til nye smartphone- og MID-designs, fordi MIPI DSI- og CSI-2-arkitekturerne giver fleksibilitet til nye designs og understøtter overbevisende funktioner såsom XGA-skærme og kameraer på mere end 8 megapixel. Med de båndbreddemuligheder, der tilbydes af nye MIPI-aktiverede processordesigns, kan nye funktioner såsom højopløselige dual-screen skærme og/eller dobbeltkameraer nu overvejes at bruge en enkelt MIPI-grænseflade.
I designs, der inkorporerer disse muligheder, kan analoge switche med høj båndbredde designet og optimeret til MIPI-signaler, såsom Fairchild Semiconductors FSA642, bruges til at skifte mellem flere skærm- eller kamerakomponenter. FSA642 er en triple differential single-pole double-throw (SPDT) analog switch med høj båndbredde, der er i stand til at dele en MIPI-klokbane og to MIPI-databaner mellem to perifere MIPI-enheder. Sådanne switche kan give nogle yderligere fordele: isolering af omstrejfende signaler (stubber) fra ikke-valgte enheder og øget routing og perifer placeringsfleksibilitet. For at sikre et vellykket design af disse fysiske switche på MIPI-sammenkoblingsstien skal der ud over båndbredde overvejes nogle nøgleomskifterparametre:

1. Off-isolation: For at opretholde signalintegriteten af ​​det aktive ur/datasti, kræves switches for at have effektiv off-isolation ydeevne. For højhastigheds MIPI-differentiale signaler på 200mV med en maksimal common-mode mismatch på 5mV, bør off-isolationen mellem switch-veje være -30dBm eller bedre.

2. Differential delay difference: The delay difference (skew) between the internal signals of the differential pair (the delay difference within the differential pair) and the delay difference between the differential crossing points of the clock and data channels (the delay difference between channels) must be reduced to 50 ps or more Small. For these parameters, the industry's best-in-class differential delay performance for this class of switches is currently in the range of 20 ps to 30 ps.

3. Switchimpedans: Den tredje vigtige overvejelse, når du vælger en analog switch, er afvejningen mellem impedansegenskaberne for on-resistance (RON) og on-capacitance (CON). MIPI D-PHY-linket understøtter både dataoverførsel med lav effekt og højhastighedsdataoverførsel. Derfor bør RON på kontakten vælges på en afbalanceret måde for at optimere ydeevnen af ​​blandede arbejdstilstande. Ideelt set bør denne parameter indstilles separat for hver driftstilstand. Det er meget vigtigt at kombinere den bedste RON for hver tilstand og holde switch-CON lav for at opretholde slew-hastigheden ved modtageren. Som en generel regel vil det at holde CON under 10 pF hjælpe med at undgå forringelse (forlængelse) af signalovergangstider gennem kontakten i højhastighedstilstand.

-------------------------------------------------- ----------------------
Sammenlignet med parallelporten har MIPI-interfacemodulet fordelene ved hurtig hastighed, stor mængde transmitterede data, lavt strømforbrug og god anti-interferens. Det er mere og mere begunstiget af kunderne og vokser hurtigt. For eksempel kræver et 8M-modul med både MIPI- og parallelporttransmission mindst 11 transmissionslinjer og et output-ur på op til 96M for at opnå 12FPS fuld-pixel output; mens brug af MIPI-grænseflade kun kræver 2 Framehastigheden på 12FPS under fuld pixel kan opnås med 6 transmissionslinjer i kanalen, og det nuværende forbrug vil være omkring 20MA lavere end parallelporttransmission. Da MIPI bruger differentiel signaltransmission, skal designet være strengt designet i henhold til de generelle regler for differentielt design. Nøglen er at opnå differentiel impedanstilpasning. MIPI-protokollen foreskriver, at den differentielle impedansværdi for transmissionslinjen er 80-125 ohm.
Figuren ovenfor er en typisk ideel differentialdesigntilstand. For at sikre differentialimpedansen bør linjebredden og linjeafstanden vælges omhyggeligt i henhold til softwaresimuleringen; For at drage fordel af differentiallinjen skal differentiallinjeparret være tæt koblet indvendigt, og linjens form skal være symmetrisk. Selv positionerne af gennemgangshullerne skal placeres symmetrisk; differentiallinjerne skal være lige lange for at undgå transmissionsforsinkelser, der forårsager bitfejl; derudover er det vigtigt at bemærke, at for at opnå tæt kobling, skal du ikke bruge jordledningen i midten af ​​differentialparret, og definitionen af ​​PIN-koden er også den bedste. Undgå at placere jordpuder mellem differentialpar (jf. fysisk tilstødende differentiallinjer).
Det følgende introducerer kort kanaltilstanden og onlineniveauet for MIPI. I normal driftstilstand er datakanalen i højhastighedstilstand eller kontroltilstand. I højhastighedstilstand er kanaltilstanden differentiel 0 eller 1, det vil sige, når P i linjeparret er højere end N, er den defineret som 1, og når P er lavere end N, er den defineret som 0. Ved denne gang er den typiske linjespænding differentiel 200MV. Bemærk venligst, at billedsignalet kun transmitteres i højhastighedstilstand; i kontroltilstanden er den typiske amplitude af det høje niveau 1,2V. På dette tidspunkt er signalerne på P og N ikke differentielle signaler, men uafhængige af hinanden. Når P er 1,2V, N Når det også er 1,2V, definerer MIPI-protokollen tilstanden som LP11. På samme måde, når P er 1,2V, og N er 0V, er den definerede tilstand LP10, og så videre. I kontroltilstanden kan den være sammensat af LP11, LP10, LP01 og LP00. Forskellige stater; MIPI-protokollen foreskriver, at de forskellige timings, der er sammensat af fire forskellige tilstande af kontroltilstanden, repræsenterer at gå ind i eller ud af højhastighedstilstanden; for eksempel, efter LP11-LP01-LP00-sekvensen, skal du gå ind i højhastighedstilstand. Nedenstående figur er en illustration af linjeniveauet.